基于SAE-J1850 B类数据通信网络接口（发布于1991年8月12日）

采用CSMA/CD技术实现无损冲突与优先级控制

内置发送缓冲区（1帧）和接收缓冲区（2帧）

调制/解调方式： PWM（脉冲宽度调制）

传输速率：41.6 kbps

支持物理寻址的多地址设置：1种类型；功能寻址：15种类型

通过多地址功能实现地址过滤（支持广播）

通过仲裁丢失及非ACK机制实现自动重传功能

支持三种帧内响应类型：

①单节点单字节响应

②单节点多字节响应（含CRC校验码）

③多节点单字节响应（ID响应作为ACK）

通过循环冗余校验（CRC）进行错误检测

多种通信错误检测功能

通过内部总线接收器及容错功能检测双线总线异常

主机CPU接口支持并行访问

睡眠功能：

①通过振荡停止实现低功耗模式（IDS Max < 50µA）

②由主机CPU控制睡眠/唤醒，通过LAN总线唤醒

封装形式：24针塑料SOP（SOP24-P-430-1.27-K）